Me rejoindre

Téléphone : 514-340-4711
poste: 2204
Courriel: francois.leduc-primeau@polymtl.ca

Adresse civique:

Local M-5023
Polytechnique Montréal,
2500 Chemin de polytechnique,
Montréal, Qc, Canada, H3T 1J4

Adresse postale:

Polytechnique Montréal
C.P. 6079, succursale Centre-ville
Montréal, Qc, Canada, H3C 3A7

Professeur​

François Leduc-Primeau, ing., Ph.D.

Je suis professeur adjoint au département de génie électrique de l'École Polytechnique de Montréal. J'ai obtenu la maîtrise (2010) ainsi que le Ph.D. (2016) en génie électrique et informatique à l'Université McGill.

Mon équipe et moi nous intéressons à l'analyse et à la conception d'algorithmes en vue de leur implantation en matériel, et au développement de nouvelles approches permettant d'améliorer l'efficacité énergétique des systèmes numériques.

Voici quelques-uns de nos sujets de recherche, chaque fois avec une emphase sur la problématique de l'implémentation:

  • les codes de correction d'erreurs,
  • le traitement de signal pour la couche physique des systèmes de communication,
  • les algorithmes d'apprentissage automatique,
  • l'apprentissage automatique appliqué aux systèmes de communication.

Nouvelles

  • (10/2019) Nos travaux sur les accélérateurs pour l'apprentissage profond sont mis en avant sur le site d'IVADO.
  • (01/2019) Notre article sur l'entraînement de réseaux profonds pour tolérer la présence de mémoires fautives lors de l'inférence a été accepté à ISCAS 2019.
  • (12/2018) J'ai présenté lors du Turbo Symposium à Hong Kong le premier article publié dans le cadre du projet EF-FECtive. Celui-ci propose une méthode pour diminuer par 3x la latence de décodage d'un décodeur LDPC hautement parallèle.
  • (7/2017) Le projet ANR "EF-FECtive" que j'ai proposé en collaboration avec Elsa Dupraz a été accepté!

Recrutement

Je suis à la recherche d'étudiants et de chercheurs talentueux souhaitant mener des projets de recherche dans le cadre de mes activités en cours, à tous les niveaux (maîtrise, doctorat, postdoc).

Je recherche des étudiants qui ont des compétences dans au moins deux des domaines suivants: télécommunications, apprentissage automatique, circuits numériques. Il vous faut également des compétences solides en programmation.

Pour postuler, m'écrire un courriel dans lequel vous indiquez le sujet général qui vous intéresse, et décrivez en quoi vous êtes préparés à y travailler. Y joindre votre CV.

Publications

  • C. Condo, P. Giard, F. Leduc-Primeau, G. Sarkis et W. J. Gross. “A 9.52 dB NCG FEC Scheme and 162 b/Cycle Low-Complexity Product Decoder Architecture,” IEEE Trans. on Circuits and Systems I: Regular Papers, vol. 65, no. 4, pp. 1420-1431, Apr. 2018. (IEEEXplore)
  • F. Leduc-Primeau, F. R. Kschischang et W. J. Gross. “Modeling and Energy Optimization of LDPC Decoder Circuits with Timing Violations,” IEEE Transactions on Communications, vol. 66, no. 3, pp. 932-946, Mar. 2018. (IEEEXplore) (arXiv)
  • A. Ardakani, F. Leduc-Primeau, N. Onizawa, T. Hanyu et W. J. Gross. “VLSI Implementation of Deep Neural Network Using Integral Stochastic Computing,” IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 25, no. 10, pp. 2688-2699, Oct. 2017. (IEEEXplore)
  • K. Boga, F. Leduc-Primeau, N. Onizawa, K. Matsumiya, T. Hanyu et W. J. Gross. “A Generalized Stochastic Implementation of the Disparity Energy Model for Depth Perception,” Journal of Signal Processing Systems, Dec. 2016. (Lien 1) (Lien 2)
  • S. Hemati, F. Leduc-Primeau et W. J. Gross. “A Relaxed Min-Sum LDPC Decoder With Simplified Check Nodes,” IEEE Communications Letters, vol. 20, no. 3, pp. 422-425, Mar. 2016. (IEEEXplore)
  • F. Leduc-Primeau, V. Gripon, M. G. Rabbat et W. J. Gross. “Fault-Tolerant Associative Memories Based on c-Partite Graphs,” IEEE Trans. on Signal Processing, vol. 64, no. 4, pp. 829-841, Feb. 2016. (IEEEXplore)
  • F. Leduc-Primeau, S. Hemati, S. Mannor et W. J. Gross. “Relaxed Half-Stochastic Belief Propagation,” IEEE Trans. on Communications, vol. 61, no. 5, pp. 1648-1659, May 2013. (IEEEXplore) (Lien 2)
  • F. Leduc-Primeau, S. Hemati, S. Mannor et W. J. Gross. “Dithered Belief Propagation Decoding,” IEEE Trans. on Communications, vol. 60, no. 8, pp. 2042-2047, Aug. 2012. (IEEEXplore) (Lien 2)
  • G. B. Hacene, F. Leduc-Primeau, A. B. Soussia, V. Gripon et F. Gagnon. “Training Modern Deep Neural Networks for Memory-Fault Robustness,” in Proc. IEEE International Symposium on Circuits and Systems (ISCAS), 2019. (Lien 1) (IEEEXplore)
  • E. Dupraz, F. Leduc-Primeau et F. Gagnon. “Low-Latency LDPC Decoding Achieved by Code and Architecture Co-Design,” in 10th Int. Symp. on Turbo Codes and Iterative Information Processing, Dec. 2018. (Lien 1) (IEEEXplore)
  • J. Nadal, F. Leduc-Primeau, C. Abdel Nour et A. Baghdadi. “A Block FBMC Receiver Designed For Short Filters,” in Proc. 2018 IEEE Int. Conf. on Communications (ICC 2018), 2018. (IEEEXplore)
  • J. C. Vialatte et F. Leduc-Primeau. “A Study of Deep Learning Robustness Against Computation Failures,” in Proc. 9th Int. Conf. on Advanced Cognitive Technologies and Applications, Feb. 2017. (arXiv)
  • A. Ardakani, F. Leduc-Primeau, N. Onizawa, T. Hanyu et W. J. Gross. “VLSI implementation of deep neural networks using integral stochastic computing,” in 9th Int. Symp. on Turbo Codes and Iterative Information Processing (ISTC), Sep. 2016. (IEEEXplore)
  • A. Ardakani, F. Leduc-Primeau et W. J. Gross. “Hardware implementation of FIR/IIR digital filters using integral stochastic computation,” in 2016 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), Mar. 2016. (IEEEXplore)
  • F. Leduc-Primeau et W. J. Gross. “Finite-Length Quasi-Synchronous LDPC Decoders,” in 9th Int. Symp. on Turbo Codes and Iterative Information Processing, Sep. 2016. (IEEEXplore)
  • C. Condo, F. Leduc-Primeau, G. Sarkis, P. Giard et W. J. Gross. “Stall pattern avoidance in polynomial product codes,” in 2016 IEEE Global Conference on Signal and Information Processing (GlobalSIP), Dec. 2016. (IEEEXplore)
  • K. Boga, N. Onizawa, F. Leduc-Primeau, K. Matsumiya, T. Hanyu et W. J. Gross. “Stochastic implementation of the disparity energy model for depth perception,” in 2015 IEEE Workshop on Signal Processing Systems (SiPS), Oct. 2015. (IEEEXplore)
  • F. Leduc-Primeau, F. R. Kschischang et W. J. Gross. “Energy optimization of LDPC decoder circuits with timing violations,” in 2015 IEEE Int. Conf. on Communications (ICC), Jun. 2015. (IEEEXplore)
  • F. Leduc-Primeau, V. Gripon, M. G. Rabbat et W. J. Gross. “Cluster-based associative memories built from unreliable storage,” in 2014 IEEE Int. Conf. on Acoustics, Speech and Signal Processing (ICASSP), May 2014. (IEEEXplore)
  • F. Leduc-Primeau et W. J. Gross. “Faulty Gallager-B Decoding with Optimal Message Repetition,” in Proc. 50th Allerton Conf. on Communication, Control, and Computing, Oct. 2012. (IEEEXplore) (Lien 2)
  • F. Leduc-Primeau, A. J. Raymond, P. Giard, K. Cushon, C. Thibeault et W. J. Gross. “High-Throughput LDPC Decoding Using The RHS Algorithm,” in Proc. 2012 Conf. on Design & Arch. for Signal & Image Processing (DASIP), Oct. 2012. (IEEEXplore) (Lien 2)
  • F. Leduc-Primeau, S. Hemati, S. Mannor et W. J. Gross. “Lowering Error Floors Using Dithered Belief Propagation,” in 2010 IEEE Global Telecommunications Conference (GLOBECOM), Dec. 2010. (IEEEXplore)
  • F. Leduc-Primeau, S. Hemati, W. J. Gross et S. Mannor. “A Relaxed Half-Stochastic Iterative Decoder for LDPC Codes,” in 2009 IEEE Global Telecommunications Conference (GLOBECOM), Dec. 2009. (IEEEXplore)
  • F. Leduc-Primeau, S. Hemati, V. C. Gaudet et W. J. Gross. “Stochastic Decoding of Error-Correcting Codes,” Chapitre dans Stochastic Computing: Techniques and Applications, W. Gross et V. Gaudet eds., Springer, 2019.
  • F. Leduc-Primeau, V. C. Gaudet et W. J. Gross. “Stochastic Decoders for LDPC Codes,” Chapitre dans Advanced Hardware Design for Error Correcting Codes, C. Chavet et P. Coussy eds., Springer, 2015. (Lien 1)